Презентация по информатике по теме "Логические основы компьютера" для 11 класса

Устройства компьютера (сумматор, триггер, ячейки памяти в оперативной памяти и др.) строятся на основе базовых логических элементов.
Логический элемент – это небольшая часть электронной логической схемы, которая выполняет элементарную логическую функцию.
Логическими элементами компьютеров являются электронные схемы (вентили):  НЕ, ИЛИ, И, И – НЕ, ИЛИ – НЕ.

Каждый логический элемент имеет свое условное обозначение, которое выражает его логическую функцию.
Логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы (есть импульс – логическое значение 1, нет импульса – 0).
На вход логических элементов поступают сигналы – аргументы, на выходе появляется сигнал – функция.
Преобразование сигнала логическим элементом задается таблицей истинности.

На входы А и В логического элемента последовательно подаются четыре пары сигналов различных значений, на выходе получается последовательность из четырех сигналов, значения которых определяется в соответствии с таблицей истинности логического умножения.
Единица на выходе схемы “И” будет тогда и только тогда, когда на всех входах будет единица.

Когда хотя бы на одном входе схемы “ИЛИ” будет единица, на ее выходе будет также единица.

Комбинированный логический элемент И – НЕ называется функцией Шеффера.

Комбинированный логический элемент ИЛИ – НЕ называется функцией Пирса.

самый распространенный триггер.
Триггер можно построить из двух логических элементов ИЛИ и двух логических элементов НЕ. RS – триггер имеет два симметричных входа S и R и два симметричных выхода Q (прямой) и Q (инверсный).

В обычном состоянии на входы триггера подан сигнал 0, триггер запомнил и хранит 0.
Если на вход S (установочный) подать сигнал 1 и последовательно рассмотрев прохождение сигнала по схеме, видно, что триггер переходит в это состояние и будет устойчиво находиться в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил 1, то есть с выхода Q можно считать 1. При подаче 1 на вход R триггер перейдет в состояние 0.

Для того, чтобы сбросить информацию и подготовиться к приему новой, на вход R (сброс) подается сигнал 1, после чего триггер возвращается к исходному «нулевому» состоянию.
При S=0, R=0 триггер может находиться в двух разных состояниях: Q=0 и Q=1. При S=1, R=1 – запрещенная ситуация.

Сумматор - это электронная логическая схема, выполняющая суммирование двоичных чисел, служит прежде всего центральным узлом арифметико-логического устройства компьютера. Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров.

При сложении чисел А и В в одном i-м разряде приходится иметь дело с тремя цифрами:
Цифра аi первого слагаемого
Цифра bi второго слагаемого
Перенос рi-1 из младшего разряда

В результате сложения получаются две цифры:
Цифра сi для суммы
Перенос рi из данного разряда в старший

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности.

Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора является входом другого.