Лекции по дисциплине Микропроцессоры
Оценка 4.7

Лекции по дисциплине Микропроцессоры

Оценка 4.7
docx
06.05.2020
Лекции по дисциплине Микропроцессоры
Микропроцессоры с архитектурой IA.docx

Микропроцессоры с архитектурой IA-64

*    Микропроцессор Itanium

    Микропроцессор Itanium является первым представителем 64-разрядных микропроцессоров Intel. Выпуск этого процессора был начат в 2001 г. Первоначально микропроцессор выпускался по технологии 0,18 мкм для тактовых частот 660, 733 и 800 МГц. Производительность микропроцессора на т актовой частоте 800 МГц составляет 45 SPECint95 и 70 SPECfp95.

    Архитектура микропроцессора Itanium (IA-64) реализует концепцию EPIC (Explicitly Parallel Instruction Computing – явное параллельное выполнение команд) и существенно отличается от архитектуры предыдущих, 32-разрядных микропроцессоров компании Intel.

    Основными особенностями EPIC являются:

¨     большое количество регистров;

¨     масштабируемость по количеству функциональных устройств (возможность увеличения числа функциональных устройств в последующих моделях микропроцессора;

¨     явное задание параллелизма в машинном коде;

¨     предикатное исполнение инструкций;

¨     упреждающая загрузка данных по предположению.

В табл. 2.10 приведены основные отличия архитектуры процессора IA-64 от архитектуры процессора х86.

    Архитектура IA-64 объединяет в себе лучшие качества суперскалярных микропроцессоров и микропроцессоров с длинным командным словом (VLIW -Very Long Instruction Words). В микропроцессоре Itanium, как и в других микропроцессорах VLIW-архитектуры, последовательность команд и план загрузки  исполнительных устройств формируются на этапе компиляции. В ходе выполнения программы последовательность команд не изменяется. В микропроцессоре используется динамическое предсказание переходов спекулятивное (по предположению) исполнение команд, аппаратная поддержка конвейерного выполнения циклов, отложенные операции обращения к памяти, предварительная загрузка данных в кэш.

    Структура микропроцессора Itanium показана на рис. 2.10.

    Она содержит:

¨     четыре целочисленных устройства;

¨     четыре устройства обработки мультимедийных данных;

¨     по два устройства вычислений в формате с плавающей точкой одинарной и расширенной точности;

¨     два устройства загрузки/сохранения;  

¨     три устройства выполнения переходов.

    Все функциональные устройства микропроцессора конвейеризированы. Команда выполняется за 10 тактов, причем одновременно в микропроцессоре может выполняться до шести команд. Для повышения эффективности функционирования исполнительных блоков микропроцессора результаты выполнения команды передаются непосредственно на вход другой команды, минуя запись в регистры. Для этой цели используется память временного хранения результата.

    Высокоэффективный блок выполнения операций с плавающей точкой обеспечивает производительность до 6 Gflops на операциях с одинарной точностью и до 3 Gflops – на операциях с повышенной точностью.

    Высокоскоростной интерфейс процессор-память с пропускной способностью 2,1 Гбайт/с обеспечивает интенсивную подкачку данных и команд в микропроцессоре.

    Процессор может напрямую адресовать до 18 Гбайт оперативной памяти.

    Itanium использует трехуровневую кэш-память:

¨     первый уровень — внутренняя раздельная кэш-память команд и данных по 16 Кбайт каждая;

¨     второй  уровень -   внутренняя  общая   кэш-память  команд  и  данных 96 Кбайт;

¨     третий уровень — внешняя (в картридже) общая кэш-память команд и данных до 4 Мбайт.

    Команды микропроцессора группируются компилятором в "связку" длиной 128 бит. Связка содержит 3 команды и шаблон, указывающий, какие команды   в  текущей   и   следующей   связке   могут   выполняться   одновременно Команды в связках могут размещаться в порядке, отличном от исходного, заданного в тексте программы, и могут быть как зависимые (по управлению и данным), так и независимые.

 

 


 

Микропроцессоры с архитектурой

Микропроцессоры с архитектурой

Структура микропроцессора Itanium показана на рис

Структура микропроцессора Itanium показана на рис

Мбайт. Команды микропроцессора группируются компилятором в "связку" длиной 128 бит

Мбайт. Команды микропроцессора группируются компилятором в "связку" длиной 128 бит
Материалы на данной страницы взяты из открытых истончиков либо размещены пользователем в соответствии с договором-офертой сайта. Вы можете сообщить о нарушении.
06.05.2020